• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    在一廣義方面中，一種設備可包含：形成於一基板之一磊晶層內的多個溝槽金屬氧化物半導體場效電晶體(MOSFET)裝置，以及配置於該等多個溝槽MOSFET裝置四周以及配置於該磊晶層內的一閘極佈設區溝槽。該設備也可包含由一井區植入部所界定以及配置於閘極佈設區溝槽四周的一浮動場植入部。
    公开号:TW201320306A
    申请号:TW101137940
    申请日:2012-10-15
    公开日:2013-05-16
    发明作者:Jifa Hao；Gary Dolny；Mark Rioux
    申请人:Fairchild Semiconductor；
    IPC主号:H01L27-00
    专利说明:
    用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術 發明領域
    本說明係有關用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術。 發明背景
    習知電晶體裝置可經組配成能以相對高的電壓處理相對大的電流。可稱作功率裝置的此類電晶體裝置可包括，例如，雙極及場效裝置，包括，例如，絕緣閘極雙極電晶體(IGBT)、金屬氧化物半導體場效電晶體(MOSFET)等等。這些電晶體裝置可經組配成具有各種特性，例如低導通電阻、快速切換速度、在切換操作時的電流汲引(current draw)低、為各種閘極結構所固有的相對低電容、等等。
    雖然電晶體裝置技術有顯著的進步，然而電流額定值的限制因子之一是崩潰電壓，特別是在邊緣終止區。由於半導體接面可能有一些不理想的特性(例如，有限的邊界、變異，例如曲率)，邊緣終止技術可用來，例如，緩和對於崩潰電壓可能有不良影響的高濃度電場線。可惜的是，內含於電晶體裝置的許多習知終止結構可能佔用大部份的裝置晶粒面積，製造昂貴，以及在半導體裝置內產生機械應力/應變。因此，亟須可針對現有技術之缺失以及提供新穎創新特徵的系統、方法及設備。 發明概要
    在一廣義方面中，一種設備可包含：形成於一基板之一磊晶層內的多個溝槽金屬氧化物半導體場效電晶體(MOSFET)裝置，以及配置於該等多個溝槽MOSFET裝置四周以及配置於該磊晶層內的一閘極佈設區溝槽(gate-runner trench)。該設備也可包含由一井區植入部(well implant)所界定以及配置於該閘極佈設區溝槽四周的一浮動場植入部(floating-field implant)。
    在另一廣義方面中，一種設備可包含：形成於一基板之一磊晶層內的多個溝槽半導體裝置，以及配置於該等多個溝槽半導體裝置四周以及配置於該磊晶層內的一閘極佈設區溝槽。該設備也可包含配置於該閘極佈設區溝槽內以及有一凹陷部的一多晶矽材料。
    在又一廣義方面中，一種方法可包含下列步驟：在一基板之一磊晶層的一浮動場區內形成第一摻雜區，以及形成至少一部份在該磊晶層之一主動區內的第二摻雜區。該方法也可包含在該磊晶層之一閘極佈設區域內界定一閘極佈設區溝槽。該磊晶層的閘極佈設區域可配置於該磊晶層的主動區與該磊晶層的浮動場區之間。
    以下附圖及描述提及一或更多佈植的細節。由附圖及描述和申請專利範圍可明白其他的特徵。
    110‧‧‧浮動場區
    112,212,312,412,512‧‧‧浮動場植入部
    120‧‧‧閘極佈設區域
    122‧‧‧閘極佈設區
    130‧‧‧主動區
    132‧‧‧半導體裝置
    192,292,300,400,500‧‧‧半導體晶粒
    194,294‧‧‧邊緣
    196,394,462,494,552,562,594‧‧‧正面
    222‧‧‧溝槽式閘極佈設區
    232‧‧‧溝槽閘極
    305‧‧‧溝槽
    314‧‧‧主動區植入部
    320‧‧‧基板
    328‧‧‧裝置溝槽
    330,430,530‧‧‧場氧化物層
    340‧‧‧犧牲閘極氧化層
    341‧‧‧平頂區域
    342,348,442‧‧‧凹處
    344,428,528‧‧‧閘極佈設區溝槽
    350,450,550‧‧‧多晶矽
    360,460,560‧‧‧絕緣層
    362‧‧‧源極植入部
    370,470‧‧‧導電材料
    380‧‧‧主動裝置
    385‧‧‧植入部
    390,490,590‧‧‧磊晶層
    440,540‧‧‧犧牲氧化層
    610-660‧‧‧區塊
    FF1-FF3‧‧‧浮動場植入部環體
    第1圖為含有數個區域之半導體晶粒的方塊圖。
    第2圖圖示浮動場植入部之集合與溝槽式閘極佈設區整合的上視圖，該溝槽式閘極佈設區至少有配置於溝槽內的一部份。
    第3A圖至第3E圖的橫截面圖圖示用於製造包含數個浮動場植入部及一溝槽式閘極佈設區之半導體晶粒的方法。
    第4圖的橫截面圖圖示包含已加以研磨之絕緣層的半導體晶粒。
    第5圖的橫截面圖圖示包含已加以研磨之絕緣層的另一半導體晶粒。
    第6圖圖示用於形成半導體晶粒之閘極佈設區溝槽及各種摻雜區的方法。 較佳實施例之詳細說明
    第1圖的方塊圖圖示包含數個區域的半導體晶粒192。半導體晶粒192有浮動場區110、閘極佈設區域120及主動區130。如第1圖所示，閘極佈設區域120係配置於浮動場區110、主動區130之間。
    主動區130可包含半導體裝置132。在一些具體實施例中，半導體裝置132可電耦合至多個其他半導體裝置(未圖示)。在一些具體實施例中，可將半導體裝置132組配成可以單一半導體裝置或與多個其他半導體裝置一起作為單一半導體裝置的方式操作。在一些具體實施例中，半導體裝置132可稱為主動裝置。
    在一些具體實施例中，半導體裝置132(或附加半導體裝置)可為，例如，任何類型的功率金屬氧化物半導體場效電晶體(MOSFET)。在一些具體實施例中，半導體裝置132(或附加半導體裝置)可為，例如，溝槽MOSFET裝置、溝槽雙擴散金屬氧化物半導體(DMOS)裝置、UMOS裝置及/或等等。在一些具體實施例中，半導體裝置132可為任何類型的垂直定向功率裝置。在一些具體實施例中，半導體裝置132(或附加半導體裝置)不是溝槽型裝置(例如，有或利用溝槽結構的裝置)。
    閘極佈設區域120可包含配置於溝槽內的閘極佈設區122。在一些具體實施例中，由於閘極佈設區122配置於溝槽內而可稱為溝槽式閘極佈設區。在一些具體實施例中，溝槽式閘極佈設區122配置於其內的溝槽可用用來形成半導體裝置132之一或更多溝槽(可稱為裝置溝槽)的同一個溝槽製程形成。在一些具體實施例中，溝槽式閘極佈設區122可具有配置於多個溝槽(未圖示)內的部份。
    浮動場區110可包含可用植入製程形成於浮動場區110內的浮動場植入部112。具體言之，浮動場植入部112(也可稱為場限制用植入部)可用井區植入製程(例如，P型井區植入製程、N型井區植入製程)形成。在一些具體實施例中，用來形成半導體裝置132之一或更多植入部的植入製程可用來形成浮動場植入部112。在一些具體實施例中，浮動場區110可包含多個浮動場植入部(未圖示)。
    在一些具體實施例中，半導體裝置132可稱為邊緣半導體裝置(例如，邊緣溝槽MOSFET裝置)，因為半導體裝置132可經配置成相對靠近半導體晶粒192的邊緣194。在一些具體實施例中，沒有其他半導體裝置(例如，與半導體裝置132類似的半導體裝置)可配置於半導體裝置132與半導體晶粒192的邊緣194之間，因為半導體裝置132是邊緣裝置。附加半導體裝置(可能是或不是溝槽式裝置)可配置於半導體裝置132的右邊(沿著遠離邊緣194的方向)。
    在與半導體裝置132整合的半導體晶粒192中有浮動場植入部112時，半導體裝置132的崩潰電壓可高於在沒有浮動場植入部112的情形。可將浮動場植入部112組配成可減少，例如，電場集中現象(electric field crowding)。在一些具體實施例中，可用浮動場植入部112增加與半導體裝置132關連的空乏區(未圖示，向邊緣194擴展)。在沒有浮動場植入部112時，空乏區相對小以及崩潰電壓小於有浮動場植入部112的情形。與半導體裝置132關連的崩潰電壓可高於只有閘極佈設區122的情形(從而半導體裝置132可以作為有較高電壓的裝置操作)。
    在一些具體實施例中，浮動場植入部112，閘極佈設區122及半導體裝置132可形成於半導體晶粒192的磊晶層內。在一些具體實施例中，該磊晶層可摻雜N型摻雜劑或P型摻雜劑。
    如第1圖所示，浮動場植入部112及溝槽式閘極佈設區122與半導體裝置132一起與半導體晶粒192整合。具體言之，浮動場植入部112的形成與溝槽式閘極佈設區122的的形成可整合於用來製作半導體裝置132的加工作業。換言之，用來製作半導體裝置132的加工步驟也可用來製作浮動場植入部112及/或溝槽式閘極佈設區122。在一些具體實施例中，用來製作半導體裝置132的加工步驟也可用來製作浮動場植入部112及/或溝槽式閘極佈設區122而不需要特別用來製作浮動場植入部112及/或溝槽式閘極佈設區122的額外加工步驟。
    因此，可用有效的方式(例如，有成本效益的方式)來製作浮動場植入部112及溝槽式閘極佈設區122。溝槽式閘極佈設區122與浮動場植入部112的組合可一起用作邊緣終點，與不包含溝槽式閘極佈設區122與浮動場植入部112之組合的邊緣終點相比，它對於表面電荷變化比較不敏感。再者，可減少溝槽式閘極佈設區122及/或鈍化層(未圖示)上的機械應力/應變，因為溝槽式閘極佈設區122與浮動場植入部112整合於半導體晶粒192。以下更詳細地描述與浮動場植入部112及溝槽式閘極佈設區122與半導體裝置132一起整合於半導體晶粒192之效益有關的細節。
    圖示於第1圖以及本文其他附圖的元件係刻畫半導體晶粒192的數個方面，及它們的各種關係，而且不一定按比例繪製。再者，在此具體實施例中，以及在其他具體實施例中，與寬度或長度(可為平均寬度或長度、最大寬度或長度、最小寬度或長度等等)有關的是與半導體晶粒192的正面196(或實質)對齊的距離，與深度(可為平均深度、最大深度、最小深度等等)有關的是與半導體晶粒192之正面196(或實質)正交地對齊的距離。
    第2圖的上視圖圖示與溝槽式閘極佈設區222整合的浮動場植入部212集合，溝槽式閘極佈設區222有至少一部份配置於半導體晶粒292的溝槽內。在溝槽式閘極佈設區222下面的溝槽未圖示於第2圖。在此具體實施例中，溝槽式閘極佈設區222電耦合至數個溝槽閘極232(例如，閘電極)。溝槽閘極232均電耦合到至少有若干部份配置於溝槽閘極232下面的半導體裝置(未圖示)(例如，半導體裝置的閘極)。藉由施加電壓至溝槽式閘極佈設區222及/或溝槽閘極232，可激活多個半導體裝置(可一起作為單一半導體裝置)。半導體晶粒的邊緣294圖示於第2圖。圖示於第2圖的元件是要描繪半導體晶粒192的方面而且不一定按比例繪製。
    在此具體實施例中，浮動場植入部212的集合包含配置於溝槽式閘極佈設區222四周的3個浮動場植入部環體212-FF1至FF3。在一些具體實施例中，浮動場植入部212的集合可包含3個以下的環體(例如，1個環體，2個環體)或3個以上的環體(例如，4個環體，5個環體)。
    在一些具體實施例中，浮動場植入部212集合中之一或更多個浮動場植入部及/或溝槽式閘極佈設區222可具有與圖示於第2圖者不同的形狀。例如，浮動場植入部212集合中之一或更多個浮動場植入部212及/或溝槽式閘極佈設區222可具有比第2圖所示者更多或更少的曲線。在一些具體實施例中，浮動場植入部212中之一或更多及/或溝槽式閘極佈設區222可具有方形、圓形、矩形、橢圓形及/或等等。
    儘管未圖示於第2圖，在一些具體實施例中，浮動場植入部212集合中之一或更多浮動場植入部及/或溝槽式閘極佈設區222可形成開放結構。換言之，浮動場植入部212集合中之一或更多浮動場植入部及/或溝槽式閘極佈設區222可不形成閉環或環體，如第2圖所示。
    如第2圖所示，浮動場植入部212集合中之各個浮動場植入部與浮動場植入部212集合中之毗鄰浮動場植入部等距隔開。在一些具體實施例中，浮動場植入部212集合中每對浮動場植入部可具有不同的間距(例如，間距不等)。例如，浮動場植入部FF1與浮動場植入部FF2的距離可不同於浮動場植入部FF2與浮動場植入部FF3的距離。在一些具體實施例中，一對浮動場植入部212(例如，浮動場植入部FF1與浮動場植入部FF2，浮動場植入部FF1與浮動場植入部FF3)的距離大約可在數奈米(nm)(例如，1奈米、2奈米、10奈米)至數微米(例如，2微米，10微米，100微米)之間。在一些具體實施例中，該距離可小於數奈米或大於數微米。
    在一些具體實施例中，溝槽式閘極佈設區222與浮動場植入部FF3(在浮動場植入部212集合的最裡面)的距離可不同(例如，大於、小於)或等於浮動場植入部212集合中之一對浮動場植入部的距離。例如，溝槽式閘極佈設區222與浮動場植入部FF3(在浮動場植入部212集合的最裡面)的距離可等於浮動場植入部FF3與浮動場植入部FF2的距離。在一些具體實施例中，溝槽式閘極佈設區222與浮動場植入部212(例如，浮動場植入部FF3)的距離大約可在數奈米(nm)(例如，2奈米，10奈米)至數微米(例如，2微米，10微米，100微米)之間。在一些具體實施例中，該距離可小於數奈米或大於數微米。
    第3A圖至第3E圖的橫截面圖圖示用於製造半導體晶粒300的方法，其係包含數個浮動場植入部及溝槽式閘極佈設區(例如，至少有一部份配置於溝槽(亦即，閘極佈設區溝槽)內的閘極佈設區)。在第3A圖至第3E圖中，在配置於基板320上之磊晶層390內執行各種操作(例如，半導體加工操作)以在半導體晶粒300中製作浮動場植入部及溝槽式閘極佈設區。在一些具體實施例中，基板320可為摻雜N型摻雜劑(例如，有相對高濃度的N型摻雜劑、磷摻雜劑、砷摻雜劑)的N型基板。在一些具體實施例中，形成於基板320上方的磊晶層390可為由導電率與基板320相同或不同的P型材料製成。在一些具體實施例中，可磊晶成長磊晶層390於基板320上。在一些具體實施例中，磊晶層390可視為基板320的一部份。
    用來形成浮動場植入部及溝槽式閘極佈設區的加工可整合於用來形成一或更多主動裝置(例如，主動半導體裝置，例如MOSFET裝置)的製程。換言之，溝槽式閘極佈設區及浮動場植入部中至少有些部份可用用來形成一或更多主動裝置的製程形成。主動裝置380圖示於第3D圖與第3E圖。在一些具體實施例中，可顛倒描述於第3A圖至第3E圖的導電型。因此，例如，主動裝置380(第3D圖與第3E圖)可為N型MOSFET裝置、P型MOSFET裝置等等。在一些具體實施例中，半導體晶粒300可具有許多主動裝置(例如，主動裝置380)可以彼此在側向的方式在晶粒的主動區中散佈成預定的圖案及/或等等。
    第3A圖至第3E圖的簡化圖只圖示步驟中之一些(例如，製程步驟)以製作有浮動場植入部及溝槽式閘極佈設區的半導體晶粒300。在一些具體實施例中，未明示於附圖的附加半導體加工操作(例如，遮罩步驟、蝕刻步驟、沉積步驟、研磨步驟)可用來製作有浮動場植入部及溝槽式閘極佈設區的半導體晶粒300。為使描述簡潔，第3A圖至第3E圖只圖示半導體晶粒300之元件中之一些部份的元件符號，即使有些元件可延伸至半導體晶粒300的其他部份。圖示於第3A圖至第3E圖的加工步驟為可用來製作半導體晶粒300之加工步驟的代表性實施例。因此，在有些具體實施例中，一或更多加工步驟可用不同的次序進行，或可換成其他類型的加工步驟。在此描述製程的一些變異。
    如圖示製造中之半導體晶粒300之橫截面的第3A圖所示，其中係配置場氧化物層330於磊晶層390上。在此圖中，已蝕刻場氧化物層330的開口(例如，用濕蝕刻製程蝕刻，用氣體蝕刻劑蝕刻，用電漿法蝕刻)使得用佈植製程(例如，植入製程)可形成主動區植入部314及浮動場植入部312於磊晶層390內。主動區植入部314可為與一或更多主動裝置(例如，半導體裝置)有關(例如，植入)的植入部。
    如第3A圖所示，在一些具體實施例中，由於摻雜劑(或數種)在佈植製程期間或之後會擴散，主動區植入部314及/或浮動場植入部312可在場氧化物層330之數個部份下延伸。在一些具體實施例中，主動區植入部314及/或浮動場植入部312可用P型摻雜劑(例如，鎵摻雜劑、硼摻雜劑)形成使得該等植入部為P型井區植入部。
    在一些具體實施例中，場氧化物層330可用沉積氧化物及/或熱成長氧化物形成。在一些具體實施例中，場氧化物層330可具有在數奈米(nm)(例如，2奈米，10奈米)至數微米(例如，2微米，10微米，100微米)之間的厚度。在一些具體實施例中，該厚度可小於數奈米或大於數微米。在一些具體實施例中，至少一部份場氧化物層330可用化學氣相沉積(CVD)製程(例如，次大氣壓CVD(SACVD)製程)形成。在一些具體實施例中，可使用其他類型的沉積製程。
    在一些具體實施例中，與浮動場植入部312關連之場氧化物層330的開口以及與主動區植入部314關連之場氧化物層330的開口可用相同的蝕刻製程形成。在一些具體實施例中，與浮動場植入部312關連之場氧化物層330的開口可形成為與主動區植入部314關連之場氧化物層330的開口，反之亦然。在此類具體實施例中，用來形成開口及與浮動場植入部312關連之場氧化物層330的製程可不同於用來形成與主動區植入部314關連之場氧化物層330之開口的製程。例如，形成與浮動場植入部312關連的開口中之一個的製程可與用來形成與主動區植入部314關連之場氧化物層330之開口的製程相同。在此類具體實施例中，與浮動場植入部312關連的開口中之另一個可用不同的製程形成。
    在此具體實施例中，主動區植入部314及浮動場植入部312可用不同(或多個)植入製程形成。例如，主動區植入部314可用能量(例如，加速度能量)、佈植持續時間、摻雜劑類型、摻雜劑劑量、佈植角度(例如，與垂直軸(與半導體晶粒600正交)有0至70度角)及/或等等與用來形成浮動場植入部312之一或更多者不同的植入製程形成。在一些具體實施例中，主動區植入部314及/或浮動場植入部312中之一或更多可用多個植入製程形成(例如，用多個植入製程以串聯方式形成)。例如，形成浮動場植入部312中之一個的製程可與用來形成主動區植入部314的製程相同。在此類具體實施例中，浮動場植入部312中之另一個可用不同(或獨立)的製程形成。
    在此具體實施例中，與浮動場植入部312關連的開口可形成於場氧化物層330中。用植入製程(例如，初始或第一植入製程(或數個製程))，經由與浮動場植入部312關連的開口，至少可部份形成圖示於第3A圖的浮動場植入部312。在至少已部份形成浮動場植入部312後，在場氧化物層330中可形成與主動區植入部314關連的開口。然後，用植入製程(例如，附加或第二植入製程(或數個製程))，經由與主動區植入部314關連的開口，可形成主動區植入部314。在一些具體實施例中，在經由與主動區植入部314關連之開口用來形成主動區植入部314的植入製程(例如，該附加或第二植入製程(或數個製程))期間，可繼續經由與浮動場植入部312關連的開口來形成(例如，摻雜)浮動場植入部312。由於可用相同的植入製程來至少部份形成主動區植入部314及浮動場植入部312，半導體晶粒300之一或更多主動裝置的數個部份可與浮動場植入部312的的數個部份整體成形。
    如第3A圖所示，浮動場植入部312都有大於主動區植入部314之深度的深度(因為浮動場植入部312也用用來形成主動區植入部314的附加植入製程植入)。在一些具體實施例中，浮動場植入部312可具有大致與主動區植入部314之深度相同的深度。
    在一些具體實施例中，主動區植入部314及浮動場植入部312可用相同的植入製程(或數個製程)形成。由於主動區植入部314及浮動場植入部312可用相同的植入製程形成，半導體晶粒300之一或更多主動裝置的數個部份可與浮動場植入部312的數個部份整體成形。在一些具體實施例中，在形成浮動場植入部312(經由場氧化物層330的一或更多開口)之前，可形成主動區植入部314(經由場氧化物層330的一或更多開口)。
    在一些具體實施例中，用來形成浮動場植入部312中之一個的植入製程(例如，植入角度、摻雜劑類型、摻雜劑劑量等等)可與用來形成浮動場植入部312中之另一個的植入製程不同。例如，浮動場植入部312中之一個的濃度(例如，摻雜劑濃度)及/或深度可與浮動場植入部312中之另一個的濃度(例如，摻雜劑濃度)及/或深度不同。
    在一些具體實施例中，浮動場植入部312中之一或更多的寬度(可與蝕刻於場氧化物層330內的開口相關或成正比)可在數微米(例如，1微米，10微米，50微米)至數百微米(例如，100微米，300微米，1000微米)之間。第3A圖圖示浮動場植入部312中之一個的寬度L。在一些具體實施例中，浮動場植入部312中之一或更多的寬度可小於數微米或大於數微米。儘管未圖示於第3A圖，在一些具體實施例中，浮動場植入部312中之一個的寬度可與浮動場植入部312中之另一個的寬度不同。在一些具體實施例中，相鄰一對浮動場植入部312的距離(例如，間距)可相同或不同。
    在此具體實施例中，浮動場植入部312包含3個浮動場植入部212。在一些具體實施例中，浮動場植入部312可包含3個以下的浮動場植入部或3個以上的浮動場植入部。
    第3B圖圖示形成於磊晶層390內的閘極佈設區溝槽344及裝置溝槽328。閘極佈設區溝槽344及裝置溝槽328可用一或更多溝槽遮罩(例如，光阻遮罩、光阻剝離)及/或溝槽蝕刻製程形成於磊晶層390內。如第3B圖所示，閘極佈設區溝槽344及裝置溝槽328可形成於主動區植入部314內。裝置溝槽328可用於待形成於半導體晶粒300內的一或更多主動裝置(例如，MOSFET裝置)。
    在一些具體實施例中，閘極佈設區溝槽344及裝置溝槽328可用相同的溝槽遮罩及/或溝槽蝕刻製程形成。由於閘極佈設區溝槽344及裝置溝槽328可用相同的溝槽蝕刻製程形成，半導體晶粒300中之一或更多主動裝置的數個部份可與閘極佈設區溝槽344的數個部份整體成形。
    在此具體實施例中，閘極佈設區溝槽344包含兩個閘極佈設區溝槽。閘極佈設區溝槽344係配置(例如，側向配置)於裝置溝槽328、浮動場植入部312之間。在一些具體實施例中，閘極佈設區溝槽344可包含兩個以上的閘極佈設區溝槽或兩個以下的閘極佈設區溝槽。
    在一些具體實施例中，溝槽蝕刻製程可為濕蝕刻製程，乾蝕刻製程，使用氣體蝕刻劑蝕刻者，電漿蝕刻及/或等等。在一些具體實施例中，用來界定溝槽305的蝕刻製程可為選擇性蝕刻製程。在一些具體實施例中，在形成閘極佈設區溝槽344時可界定平頂區域341。在一些具體實施例中，平頂區域341(可與閘極佈設區溝槽344之間的距離相關)可具有大約在0.01微米至數微米(例如，1微米，10微米，50微米)之間的寬度O。在一些具體實施例中，平頂區域341可具有小於0.1微米或大於數微米的寬度。
    在此具體實施例中，大約有相同尺寸(例如，大約有相同的尺寸或高深寬比)的閘極佈設區溝槽344可具有大約在0.01微米至數微米(例如，1微米，10微米，50微米)之間的寬度。閘極佈設區溝槽344可具有約數微米(例如，1微米，10微米，50微米)的深度。在一些具體實施例中，閘極佈設區溝槽可具有小於數微米或大於數微米的深度。第3B圖圖示閘極佈設區溝槽344中之一個的寬度N與深度M。
    在一些具體實施例中，閘極佈設區溝槽344中之每一個可具有不同的深度及/或不同的寬度。例如，閘極佈設區溝槽344中之一個的寬度可與閘極佈設區溝槽344中之另一個的寬度不同。在一些具體實施例中，閘極佈設區溝槽344中之一個的深度可大於閘極佈設區溝槽344中之另一個的深度。換言之，閘極佈設區溝槽344的高深寬比可不相同。在一些具體實施例中，閘極佈設區溝槽344中之一或更多的尺寸可與主動溝槽328中之一或更多的尺寸不同。在一些具體實施例中，閘極佈設區溝槽344中之每一個的深度及/或寬度可與裝置溝槽328中之一或更多的深度及/或寬度不同。
    在此具體實施例中，在浮動場植入部312及主動區植入部314在擴散製程期間已進一步(例如，更深地)擴散於磊晶層390內後，閘極佈設區溝槽344及裝置溝槽328形成於磊晶層390內。在一些具體實施例中，可通過相對高溫加熱製程來擴散浮動場植入部312及/或主動區植入部314。
    在一些具體實施例中，閘極佈設區溝槽344及/或裝置溝槽328可用與第3A圖與第3B圖所示不同的時間形成(相對於其他特徵)。例如，在一些具體實施例中，經由植入製程(例如，初始或第一植入製程)，可經由與浮動場植入部312關連之場氧化物層330的開口來形成浮動場植入部312。然後，閘極佈設區溝槽344及/或裝置溝槽328可形成於(至少部份)磊晶層390內(以及經由場氧化物層330)。在形成閘極佈設區溝槽344及/或裝置溝槽328後，可形成場氧化物層330的開口藉此可經由植入製程(例如，附加或第二植入製程)來形成主動區植入部314。如果閘極佈設區溝槽344及/或裝置溝槽328不是在形成主動區植入部314之前形成，則其餘溝槽可在形成主動區植入部314之後形成。
    在一些具體實施例中，在形成浮動場植入部312及主動區植入部314之前，可形成閘極佈設區溝槽344及/或裝置溝槽328於磊晶層390中。在已形成閘極佈設區溝槽344及/或裝置溝槽328於(至少部份)磊晶層390內後，經由形成於場氧化物層330內的開口，可在不同的時間(使用獨立製程)及/或使用相同或不同的(例如，獨立)植入製程來形成浮動場植入部312及/或主動區植入部314。
    如第3B圖所示，配置覆蓋植入部的犧牲閘極氧化層(sacrificial gate oxide)340。具體言之，配置至少一部份犧牲閘極氧化層340於每一個浮動場植入部312上以及主動區植入部314的數個部份上。在一些具體實施例中，犧牲閘極氧化層340可用熱成長氧化物或沉積氧化物的任何組合形成。第3B圖圖示在部份犧牲閘極氧化層340已用蝕刻製程(例如，濕蝕刻製程)移除之後的犧牲閘極氧化層340。在一些具體實施例中，儘管未圖示於第3B圖，可沉積部份犧牲閘極氧化層340於(或留在)場氧化物層330(以包括在場氧化物層330的厚度中)上。犧牲閘極氧化層340可具有數奈米(nm)(例如，2奈米，10奈米)至數微米(例如，2微米，10微米，100微米)的厚度。在一些具體實施例中，該厚度可小於數奈米或大於數微米。
    在一些具體實施例中，描述於本文的氧化物(例如，場氧化物層330、犧牲閘極氧化層340)可用相同或不同的製程形成。在一些具體實施例中，流動/回流製程可用來使場氧化物層330及/或犧牲閘極氧化層340流動，這可減少空穴及/或缺陷。在一些具體實施例中，蝕刻製程可用來移除多餘的場氧化物層330及/或犧牲閘極氧化層340。在一些具體實施例中，除了不論是在之前或之後的蝕刻製程以外，可使用平坦化製程，例如化學及/或機械研磨製程，或取代該蝕刻製程。在一些具體實施例中，場氧化物層330及/或犧牲閘極氧化層340可包含或換成任何絕緣或半絕緣材料，例如基於氮化物的材料。
    在一些具體實施例中，在用蝕刻製程移除部份犧牲閘極氧化層340之前，可執行與待形成於半導體晶粒300內之主動裝置有關的各種視需要植入製程。例如，在用蝕刻製程移除部份犧牲閘極氧化層340之前，與接面場效電晶體(JFET)裝置、MOSFET裝置或其他類型之裝置(例如，溝槽型裝置、非溝槽型裝置)有關的植入部視需要可形成於磊晶層390內。
    第3C圖圖示在已執行多晶矽沉積及多晶矽蝕刻製程之後的半導體晶粒300。如第3C圖所示，配置多晶矽350(例如，摻雜多晶矽材料)(或另一種導電材料，例如金屬、矽化物、半導體材料、摻雜多晶矽)於閘極佈設區溝槽344及裝置溝槽328內。在一些具體實施例中，多晶矽350可用沉積製程形成，例如，化學氣相沉積(CVD)製程、電漿增強CVD(PECVD)製程、低壓CVD(LPCVD)製程及/或等等。在一些具體實施例中，與多晶矽350不同(或除了多晶矽350以外)的材料可配置於閘極佈設區溝槽344及/或裝置溝槽328內。在一些具體實施例中，在不同的時段(例如，使用獨立製程)，可沉積多晶矽350於閘極佈設區溝槽344中之一或更多及/或裝置溝槽328中之一或更多內。
    在已沉積多晶矽350於閘極佈設區溝槽344及裝置溝槽328內之後，如第3D圖所示，可形成源極植入部362作為主動裝置380的一部份。在一些具體實施例中，源極植入部362可用植入製程(例如，佈植製程，摻雜劑植入製程)形成。在一些具體實施例中，植入製程可類似於上述植入製程中之一或更多。
    在源極擴散製程期間可加工源極植入部362。在一些具體實施例中，藉由在源極擴散製程期間加熱半導體晶粒300，可使源極植入部362進一步擴散至磊晶層390內。在一些具體實施例中，在源極擴散製程期間，可使浮動場植入部312及/或主動區植入部314進一步擴散至磊晶層390內。
    如第3D圖所示，可配置絕緣層360於半導體晶粒300上。在一些具體實施例中，絕緣層360可為包含硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)或硼矽玻璃(BSG)材料的介質材料。在一些具體實施例中，絕緣層360可用CVD製程(或衍生製程)沉積直到有所欲厚度。在一些具體實施例中，可流動製程期間可使絕緣層360流動(及回流)。
    在一些具體實施例中，可形成(例如，遮罩、蝕刻)絕緣層360藉此在沉積絕緣層360之前形成的特徵可保持暴露。例如，如第3D圖所示，可形成絕緣層360藉此暴露閘極佈設區溝槽344、部份主動裝置380以及至少部份313的主動區植入部314(例如，不被絕緣層360覆蓋)。在一些具體實施例中，絕緣層360至少部份可用電漿蝕刻氧化製程形成。
    儘管未圖示於第3D圖，在一些具體實施例中，可化學及/或機械研磨(CMP)絕緣層360使得絕緣層360有實質平坦的正面。換言之，可化學及/或機械研磨絕緣層360使得絕緣層360的正面實質在與磊晶層390之正面394實質對齊的平面內。第4圖圖示包含經化學及機械研磨之絕緣層的半導體晶粒實施例。
    如第3D圖所示，在配置於閘極佈設區溝槽344內之多晶矽350內形成凹處342(例如，凹陷部)。在一些具體實施例中，凹處342可用一或更多蝕刻製程蝕刻，例如電漿蝕刻製程。在一些具體實施例中，凹處342可形成於多晶矽350內使得沉積於多晶矽350上的材料(例如，導電材料370)可黏著至由凹處342所界定的附加表面區及/或結構(如果不形成凹處342的話，則不存在)。在一些具體實施例中，各個凹處342可稱為微凹(dimple)，用來形成各個凹處342的製程可稱為微凹蝕刻。
    如第3D圖所示，可形成植入部385於主動裝置380中。在一些具體實施例中，在用來形成凹處342的電漿蝕刻後，可形成植入部385於主動裝置380中。在一些具體實施例中，植入部385可為P型植入部(例如，P+植入部)。
    儘管未圖示於第3D圖，在一些具體實施例中，凹處342中之一或更多可不形成於配置於閘極佈設區溝槽344內的多晶矽350內。例如，凹處可不形成於配置於閘極佈設區溝槽344中之任一者內的多晶矽350中。作為另一實施例，凹處可形成於只配置於閘極佈設區溝槽344中之一個(或部份)的多晶矽350中。因此，配置於閘極佈設區溝槽344中之一或更多內的多晶矽350可具有與磊晶層390之正面394實質對齊的實質平坦正面。第5圖所示的半導體晶粒實施例包含在配置於閘極佈設區溝槽內之多晶矽中沒有凹處的閘極佈設區。
    在一些具體實施例中，用來形成凹處342的蝕刻製程也可用來形成在主動裝置380之一部份之中的凹處348。因此，可以整體方式加工主動裝置380和與閘極佈設區溝槽344關連的凹處342。在一些具體實施例中，形成與主動裝置380關連之凹處348的製程(例如，蝕刻製程)可與用來形成凹處342中之一或更多的製程分開。例如，與主動裝置380關連的凹處348以及凹處342中之一個可用相同的製程形成。凹處342中之另一個可用不同的製程形成。
    在一些具體實施例中，凹處342的形狀可與圖示於第3D圖的不同。在一些具體實施例中，凹處342中之一或更多的深度可為閘極佈設區溝槽344之深度的若干分之幾。在一些具體實施例中，凹處342中之一或更多的深度可小於或大於閘極佈設區溝槽344中之一或更多的一半深度。在一些具體實施例中，凹處342中之一或更多的寬度可小於或大於閘極佈設區溝槽344中之一或更多的一半寬度。在一些具體實施例中，凹處342中之一或更多的高深寬比可與閘極佈設區溝槽344中之一或更多(及/或與主動裝置380關連的凹處348)的高深寬比不同。
    在一些具體實施例中，凹處342中之一或更多由側面觀看時(如第3D圖所示)可具有與第3D圖所示不同的輪廓，例如圓形的外輪廓。在一些具體實施例中，凹處342中之一或更多由上面觀看時(未圖示)可具有方形外輪廓、圓形外輪廓、矩形外輪廓及/或等等。
    如第3D圖所示，配置於閘極佈設區溝槽344中之一或更多內的多晶矽350可具有低於磊晶層390之正面394的正面(例如，整個正面)。換言之，配置於閘極佈設區溝槽344中之一或更多內的多晶矽350可具有低於場氧化物層340(例如，低於與場氧化物層340底面對齊的平面)的正面(例如，整個正面)。儘管未圖示，在一些具體實施例中，配置於閘極佈設區溝槽344中之一或更多內的多晶矽350可具有至少部份高於磊晶層390之正面394及低於場氧化物層340之正面的正面。在一些具體實施例中，配置於閘極佈設區溝槽344中之一或更多內的多晶矽350可具有至少部份高於場氧化物層340之正面的正面。
    如第3E圖所示，沉積導電材料370於半導體晶粒300的數個部份上。具體言之，沉積部份導電材料370於閘極佈設區溝槽344、主動裝置380及絕緣層360的其他部份上。在一些具體實施例中，導電材料370可為，例如，金屬、矽化物、半導體材料、摻雜多晶矽及/或彼等之組合。在一些具體實施例中，導電材料370的形成可包含沉積，例如，阻障層(例如，金屬阻障層)(未圖示)。在一些具體實施例中，導電材料370(及/或，阻障層)可用沉積製程形成，例如，CVD製程、PECVD製程、LPCVD製程及/或用金屬作為濺鍍靶材的濺鍍製程。在一些具體實施例中，the portions of導電材料370的該等部份至少部份可用蝕刻製程形成(例如，用金屬蝕刻製程蝕刻)。
    如第3E圖所示，配置於閘極佈設區溝槽344上面的導電材料370界定閘極佈設區。在此具體實施例中，閘極佈設區係電耦合配置於閘極佈設區溝槽344中之兩者內的多晶矽350。在形成兩個以上之閘極佈設區溝槽的具體實施例中，可將導電材料組配成可界定電耦合配置於所有閘極佈設區溝槽內之材料的閘極佈設區。
    如第3E圖所示，導電材料370有配置於閘極佈設區溝槽344上面的第一部份，以及導電材料370有配置於主動裝置380上面的第二部份。導電材料370的第一部份及第二部份大約位在相同的平面(未圖示)內。具體言之，導電材料370的第一部份的正面與導電材料370之第二部份的正面在實質平行於磊晶層390之正面394的平面內對齊(例如，實質對齊)。
    儘管未圖示於第3E圖，在已形成導電材料370於半導體晶粒300上後，可配置鈍化層(未圖示)於半導體晶粒300上。在一些具體實施例中，可蝕刻該鈍化層。在一些具體實施例中，由於配置於閘極佈設區溝槽344上面的導電材料370與配置於主動裝置380上面的導電材料370大約有高於磊晶層390之正面394的相同高度，配置於半導體晶粒300上的鈍化層相對強健(以合意方式)而可防止破裂。
    在一些具體實施例中，可形成用於接觸半導體晶粒300之一或更多部份的各種接觸(例如，接觸部份)。在一些具體實施例中，可形成汲極於基板320的底部上。在一些具體實施例中，在形成一或更多接觸區於半導體晶粒300上方之前或之後，可形成該汲極。在一些具體實施例中，藉由用諸如研磨、拋光及/或蝕刻之類的製程來減薄基板320的背面，可形成該汲極於該背面上。在一些具體實施例中，可沉積傳導層於基板320的背面上直到形成有所欲厚度的汲極傳導層。
    在一些具體實施例中，一或更多種半導體基板可用來製作圖示於第3A圖至第3E圖的半導體晶粒300。可使用的一些基板實施例包含但不受限於：矽晶圓、磊晶矽層、接合晶圓(例如，用於絕緣層上有矽(SOI)技術者)及/或非晶矽層，這些都可加以摻雜或不摻雜。再者，在一些具體實施例中，可使用的其他半導體材料可包含SiGe、Ge、Si、SiC、GaAs、GaN、InxGayAsz、AlxGayAsz、AlxGayNz及/或等等。
    第4圖的橫截面圖圖示包含已加以研磨之絕緣層460的半導體晶粒400。可化學及/或機械研磨絕緣層460使得絕緣層460有平坦(或實質平坦)的正面462。換言之，可化學及/或機械研磨絕緣層460藉此實質配置絕緣層460的正面462於與磊晶層490之正面494實質對齊的平面內。
    在此具體實施例中，形成凹處442於在閘極佈設區溝槽428內之多晶矽450(或另一種傳導材料)內。可形成凹處442於多晶矽450內使得沉積於多晶矽450上的導電材料470可黏著至由凹處442所界定的附加表面區(如果不形成凹處442的話，則不存在)。儘管未圖示於第4圖，在一些具體實施例中，可形成主動裝置於半導體晶粒400內。第4圖中，浮動場植入部412在半導體晶粒400的磊晶層490內，以及也圖示場氧化物層430及犧牲氧化層440。
    第5圖的橫截面圖圖示包含已加以研磨之絕緣層560的另一半導體晶粒500。可化學及/或機械研磨絕緣層560使得絕緣層560有平坦(或實質平坦)的正面562。換言之，可化學及/或機械研磨絕緣層560藉此實質配置絕緣層560的正面562於與磊晶層590之正面594實質對齊的平面內。
    在此具體實施例中，配置於閘極佈設區溝槽528內之多晶矽550的正面552在磊晶層590的正面594內對齊(或實質對齊)或配置於其內。圖中，浮動場植入部512在半導體晶粒500的磊晶層590中。場氧化物層530及犧牲氧化層540也圖示於第5圖。儘管未圖示於第5圖，在一些具體實施例中，可形成主動裝置於半導體晶粒500內。
    第6圖圖示用於形成閘極佈設區溝槽及半導體晶粒之各種摻雜區的方法。如第6圖所示，在基板之磊晶層的浮動場區內形成第一摻雜區(區塊610)。浮動場區內的第一摻雜區可為浮動場植入部，其係經組配成可用作半導體晶粒的終止之一部份。在一些具體實施例中，可形成多個浮動場植入部於浮動場區內。
    在磊晶層的主動區內形成第二摻雜區的至少一部份(區塊620)。該第二摻雜區可用作在主動區內之主動裝置(例如，半導體裝置)的一部份。在一些具體實施例中，第一摻雜區與第二摻雜區可用相同的植入製程形成。
    界定閘極佈設區溝槽於磊晶層的閘極佈設區域內，在此磊晶層的閘極佈設區域係配置於磊晶層的主動區與磊晶層的浮動場區之間(區塊630)。在一些具體實施例中，可用也用來完成主動區內之主動裝置之至少一部份的溝槽製程界定閘極佈設區溝槽於閘極佈設區域內。在一些具體實施例中，可形成多個閘極佈設區溝槽於半導體晶粒內。
    在閘極佈設區溝槽中配置多晶矽材料(區塊640)。在一些具體實施例中，可用也用來沉積多晶矽材料於形成於主動區內之主動裝置內的製程配置該多晶矽材料於該閘極佈設區溝槽內。
    在閘極佈設區溝槽的多晶矽材料內蝕刻凹處(區塊650)。在一些具體實施例中，如果形成多個閘極佈設區溝槽於半導體晶粒內，在一個以上閘極佈設區溝槽的多晶矽內可形成數個凹處。
    配置金屬材料於該凹處內(區塊660)。在一些具體實施例中，該金屬材料可配置於形成於多個閘極佈設區溝槽之多晶矽內的多個凹處內。
    描述於本文的各種佈植技術可實作成數位電子電路，或電腦硬體、韌體、軟體或彼等之組合中。可用各種半導體加工及/或封裝技術實作一些佈植。如上述，有些具體實施例可用與半導體基板關連的各種半導體加工技術實施，包括但不受限於，例如矽(Si)、砷化鎵(GaAs)、碳化矽(SiC)及/或等等。
    儘管本文已圖解說明上述佈植的一些特徵，然而熟諳此藝者明白仍有許多修改、替代、變更及等效。因此，應瞭解隨附申請專利範圍旨在涵蓋所有落在具體實施例之範疇內的修改及變更。應瞭解，它們係僅供舉例說明而不是限制，以及在形式及細節上可做出各種變更。可用任何組合方式組合描述於本文的設備及/或方法中之任何部份，除了有互斥性的組合以外。描述於本文的具體實施例可包括上述不同具體實施例中之功能、組件及/或特徵的各種組合及/或子組合。
    212‧‧‧浮動場植入部
    222‧‧‧溝槽式閘極佈設區
    232‧‧‧溝槽閘極
    292‧‧‧半導體晶粒
    294‧‧‧邊緣
    FF1-FF3‧‧‧浮動場植入部環體
    权利要求:
    Claims (20)
    [1] 一種設備，其係包含：形成於一基板之一磊晶層內的多個溝槽金屬氧化物半導體場效電晶體(MOSFET)裝置；配置於該等多個溝槽MOSFET裝置四周以及配置於該磊晶層內的一閘極佈設區溝槽；以及由一井區植入部所界定以及配置於該閘極佈設區溝槽四周的一浮動場植入部。
    [2] 如申請專利範圍第1項之設備，其中該浮動場植入部由一第一井區植入部所界定，該設備更包含：由一第二井區植入部所界定的一浮動場植入部，由第二井區植入部所界定的該浮動場植入部係配置於該閘極佈設區溝槽四周以及於由該第一井區植入部所界定的該浮動場植入部四周。
    [3] 如申請專利範圍第1項之設備，其更包含：配置於該閘極佈設區內以及有一凹陷部的一多晶矽材料；以及配置於該多晶矽材料之該凹陷部內的一金屬材料。
    [4] 如申請專利範圍第1項之設備，其中該閘極佈設區溝槽為第一閘極佈設區溝槽，該設備更包含：配置於該等多個溝槽MOSFET裝置四周的第二閘極佈設區溝槽；以及配置於該第一閘極佈設區溝槽及該第二閘極佈設區溝槽上方的一金屬材料。
    [5] 如申請專利範圍第1項之設備，其中該閘極佈設區溝槽為第一閘極佈設區溝槽，該設備更包含：配置於該等多個溝槽MOSFET裝置四周的第二閘極佈設區溝槽；以及一金屬材料，其係經組配成可電耦合配置於該第一閘極佈設區溝槽內的一導電材料與配置於該第二閘極佈設區溝槽內的一導電材料。
    [6] 如申請專利範圍第1項之設備，其中該閘極佈設區溝槽與該浮動場植入部一起用作該等多個溝槽MOSFET裝置中之一邊緣溝槽MOSFET裝置的一終點。
    [7] 如申請專利範圍第1項之設備，其更包含：耦合至該等多個MOSFET裝置中之一溝槽MOSFET裝置的一閘電極；以及一導電材料，其係配置於該閘極佈設區溝槽內以及電耦合至該閘電極。
    [8] 一種設備，其係包含：形成於一基板之一磊晶層內的多個溝槽半導體裝置；配置於該等多個溝槽半導體裝置四周以及配置於該磊晶層內的一閘極佈設區溝槽；以及配置於該閘極佈設區溝槽內以及有一凹陷部的一多晶矽材料。
    [9] 如申請專利範圍第8項之設備，其更包含：配置於該多晶矽材料之該凹陷部內的一金屬材料，該金屬材料界定一閘極佈設區。
    [10] 如申請專利範圍第8項之設備，其更包含：由一井區植入部所界定以及配置於該閘極佈設區溝槽四周的一浮動場植入部。
    [11] 如申請專利範圍第8項之設備，其更包含：各自由一井區植入部所界定以及各自配置於該閘極佈設區溝槽四周的多個浮動場植入部。
    [12] 如申請專利範圍第8項之設備，其中該閘極佈設區溝槽為第一閘極佈設區溝槽，該設備更包含：配置於該等多個溝槽半導體裝置四周的第二閘極佈設區溝槽；以及配置於該第一閘極佈設區溝槽及該第二閘極佈設區溝槽上方的一金屬材料。
    [13] 如申請專利範圍第8項之設備，其更包含：包含於該等多個溝槽MOSFET裝置中之一溝槽MOSFET裝置之中的一裝置溝槽，該裝置溝槽具有以下各者中之至少一者：與該閘極佈設區溝槽之一深度不同的一深度，或與該閘極佈設區溝槽之一寬度不同的一寬度。
    [14] 如申請專利範圍第8項之設備，其更包含：配置於該磊晶層內以及配置於閘極佈設區溝槽四周的一浮動場植入部，該浮動場植入部所具有的一摻雜劑濃度與該等多個溝槽半導體裝置中之至少一者的一摻雜劑濃度不同。
    [15] 一種方法，其係包含下列步驟：在一基板之一磊晶層的一浮動場區內形成一第一摻雜區；形成至少一部份在該磊晶層之一主動區內的一第二摻雜區；以及在該磊晶層之一閘極佈設區域內界定一閘極佈設區溝槽，該磊晶層的該閘極佈設區域係配置於該磊晶層的該主動區與該磊晶層的該浮動場區之間。
    [16] 如申請專利範圍第15項之方法，其中該第一摻雜區的形成以及該第二摻雜區的形成用同一個的植入製程執行。
    [17] 如申請專利範圍第15項之方法，其更包含下列步驟：配置一多晶矽材料於該閘極佈設區溝槽中；在該閘極佈設區溝槽中的該多晶矽材料內蝕刻一凹處；以及在該凹處內配置一金屬材料。
    [18] 如申請專利範圍第15項之方法，其更包含下列步驟：在該磊晶層的該主動區內界定一主動裝置的一裝置溝槽，該裝置溝槽的界定與該閘極佈設區溝槽的界定用同一個蝕刻製程執行；配置一多晶矽材料於該閘極佈設區溝槽中以及於該裝置溝槽中；配置一硼磷矽玻璃(BPSG)層於該多晶矽材料上方；移除該硼磷矽玻璃(BPSG)層中在配置於該閘極佈設區溝槽內之該多晶矽材料上方的第一部份；以及在該移除步驟後，加熱該硼磷矽玻璃(BPSG)層中在配置於該裝置溝槽內之該多晶矽材料上方的第二部份。
    [19] 如申請專利範圍第15項之方法，其中該第一摻雜區所具有的一第一摻雜劑濃度與該第二摻雜區的一摻雜劑濃度不同。
    [20] 如申請專利範圍第15項之方法，其中該第二摻雜區之該部份是用p型摻雜劑形成，該方法更包含下列步驟：配置一多晶矽材料於該閘極佈設區溝槽中；以及用一n型摻雜劑形成一源極區之至少一部份於該主動區內；以及用一電漿蝕刻製程，在該閘極佈設區溝槽中之該多晶矽材料內蝕刻一凹處以及在該主動區內之該源極區內蝕刻一凹處。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI539577B|2016-06-21|用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
    JP6203697B2|2017-09-27|半導体装置およびその製造方法
    TWI688096B|2020-03-11|具有二極體隔離之堆疊奈米片場效電晶體
    US20150179764A1|2015-06-25|Semiconductor device and method for manufacturing same
    US20170288051A1|2017-10-05|Trench mosfet shield poly contact
    US9397213B2|2016-07-19|Trench gate FET with self-aligned source contact
    JP5298565B2|2013-09-25|半導体装置およびその製造方法
    KR102011942B1|2019-08-26|고전압 레지스터 디바이스
    JP6485034B2|2019-03-20|半導体装置の製造方法
    JP2014135494A|2014-07-24|二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
    US8017494B2|2011-09-13|Termination trench structure for mosgated device and process for its manufacture
    KR101955055B1|2019-03-07|전력용 반도체 소자 및 그 소자의 제조 방법
    TW201822295A|2018-06-16|屏蔽閘極溝槽式半導體裝置及其製造方法
    JP5583846B2|2014-09-03|半導体装置
    CN108400166A|2018-08-14|在端子降低表面电场区域中具有端子沟槽的功率晶体管
    US20170012136A1|2017-01-12|Semiconductor device and manufacturing method thereof
    CN105428241A|2016-03-23|具有屏蔽栅的沟槽栅功率器件的制造方法
    CN106571394B|2018-05-11|功率器件及其制造方法
    JP2013243272A|2013-12-05|炭化珪素半導体装置およびその製造方法
    CN105977285A|2016-09-28|半导体器件及其制造方法
    KR102089048B1|2020-03-13|반도체 소자 및 그 제조 방법
    US10326013B2|2019-06-18|Method of forming a field-effect transistor | or other semiconductor device with front-side source and drain contacts
    US11018244B2|2021-05-25|Lateral trench transistor device
    KR102062050B1|2020-01-03|결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
    KR20130005131A|2013-01-15|전력 반도체 소자 및 에지 터미네이션 영역 형성 방법
    同族专利:
    公开号 | 公开日
    US20130099311A1|2013-04-25|
    KR20130045183A|2013-05-03|
    CN103077971A|2013-05-01|
    US8872278B2|2014-10-28|
    CN103077971B|2016-01-20|
    TWI539577B|2016-06-21|
    KR101998716B1|2019-07-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI575651B|2016-08-25|2017-03-21|世界先進積體電路股份有限公司|半導體結構及其製造方法|US3404295A|1964-11-30|1968-10-01|Motorola Inc|High frequency and voltage transistor with added region for punch-through protection|
    US4003072A|1972-04-20|1977-01-11|Sony Corporation|Semiconductor device with high voltage breakdown resistance|
    JPS6352475B2|1979-01-22|1988-10-19|Handotai Kenkyu Shinkokai||
    US4300150A|1980-06-16|1981-11-10|North American Philips Corporation|Lateral double-diffused MOS transistor device|
    US4326332A|1980-07-28|1982-04-27|International Business Machines Corp.|Method of making a high density V-MOS memory array|
    EP0051693B1|1980-11-12|1985-06-19|Ibm Deutschland Gmbh|Elektrisch umschaltbarer Festwertspeicher|
    FR2581252B1|1985-04-26|1988-06-10|Radiotechnique Compelec|Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation|
    IT1202311B|1985-12-11|1989-02-02|Sgs Microelettronica Spa|Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante|
    JPH01227468A|1988-03-08|1989-09-11|Oki Electric Ind Co Ltd|Semiconductor storage device|
    US5111253A|1989-05-09|1992-05-05|General Electric Company|Multicellular FET having a Schottky diode merged therewith|
    US5248894A|1989-10-03|1993-09-28|Harris Corporation|Self-aligned channel stop for trench-isolated island|
    US5204545A|1989-11-22|1993-04-20|Mitsubishi Denki Kabushiki Kaisha|Structure for preventing field concentration in semiconductor device and method of forming the same|
    US5075739A|1990-01-02|1991-12-24|Motorola, Inc.|High voltage planar edge termination using a punch-through retarding implant and floating field plates|
    US5168331A|1991-01-31|1992-12-01|Siliconix Incorporated|Power metal-oxide-semiconductor field effect transistor|
    US5554862A|1992-03-31|1996-09-10|Kabushiki Kaisha Toshiba|Power semiconductor device|
    US5233215A|1992-06-08|1993-08-03|North Carolina State University At Raleigh|Silicon carbide power MOSFET with floating field ring and floating field plate|
    JP2948985B2|1992-06-12|1999-09-13|三菱電機株式会社|半導体装置|
    US5430324A|1992-07-23|1995-07-04|Siliconix, Incorporated|High voltage transistor having edge termination utilizing trench technology|
    JP3203858B2|1993-02-15|2001-08-27|富士電機株式会社|高耐圧ｍｉｓ電界効果トランジスタ|
    US5341011A|1993-03-15|1994-08-23|Siliconix Incorporated|Short channel trenched DMOS transistor|
    GB9313843D0|1993-07-05|1993-08-18|Philips Electronics Uk Ltd|A semiconductor device comprising an insulated gate field effect transistor|
    BE1007283A3|1993-07-12|1995-05-09|Philips Electronics Nv|Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.|
    JP3417013B2|1993-10-18|2003-06-16|株式会社デンソー|絶縁ゲート型バイポーラトランジスタ|
    EP0661753A1|1994-01-04|1995-07-05|Motorola, Inc.|Semiconductor structure with field limiting ring and method for making|
    DE69525003T2|1994-08-15|2003-10-09|Siliconix Inc|Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken|
    US5597765A|1995-01-10|1997-01-28|Siliconix Incorporated|Method for making termination structure for power MOSFET|
    JP3444081B2|1996-02-28|2003-09-08|株式会社日立製作所|ダイオード及び電力変換装置|
    KR0175277B1|1996-02-29|1999-02-01|김광호|중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법|
    US5770878A|1996-04-10|1998-06-23|Harris Corporation|Trench MOS gate device|
    JPH09331062A|1996-06-11|1997-12-22|Mitsubishi Electric Corp|半導体装置およびその製造方法|
    US6110804A|1996-12-02|2000-08-29|Semiconductor Components Industries, Llc|Method of fabricating a semiconductor device having a floating field conductor|
    JPH10256550A|1997-01-09|1998-09-25|Toshiba Corp|半導体装置|
    US5877528A|1997-03-03|1999-03-02|Megamos Corporation|Structure to provide effective channel-stop in termination areas for trenched power transistors|
    US6281547B1|1997-05-08|2001-08-28|Megamos Corporation|Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask|
    JP3618517B2|1997-06-18|2005-02-09|三菱電機株式会社|半導体装置およびその製造方法|
    US6037628A|1997-06-30|2000-03-14|Intersil Corporation|Semiconductor structures with trench contacts|
    US5776813A|1997-10-06|1998-07-07|Industrial Technology Research Institute|Process to manufacture a vertical gate-enhanced bipolar transistor|
    JP3315356B2|1997-10-15|2002-08-19|株式会社東芝|高耐圧半導体装置|
    US6031265A|1997-10-16|2000-02-29|Magepower Semiconductor Corp.|Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area|
    US6337499B1|1997-11-03|2002-01-08|Infineon Technologies Ag|Semiconductor component|
    US6429481B1|1997-11-14|2002-08-06|Fairchild Semiconductor Corporation|Field effect transistor and method of its manufacture|
    US7345342B2|2001-01-30|2008-03-18|Fairchild Semiconductor Corporation|Power semiconductor devices and methods of manufacture|
    US6396102B1|1998-01-27|2002-05-28|Fairchild Semiconductor Corporation|Field coupled power MOSFET bus architecture using trench technology|
    US6303969B1|1998-05-01|2001-10-16|Allen Tan|Schottky diode with dielectric trench|
    US5998833A|1998-10-26|1999-12-07|North Carolina State University|Power semiconductor devices having improved high frequency switching and breakdown characteristics|
    DE19854915C2|1998-11-27|2002-09-05|Infineon Technologies Ag|MOS-Feldeffekttransistor mit Hilfselektrode|
    US6204097B1|1999-03-01|2001-03-20|Semiconductor Components Industries, Llc|Semiconductor device and method of manufacture|
    US6191447B1|1999-05-28|2001-02-20|Micro-Ohm Corporation|Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same|
    US6242784B1|1999-06-28|2001-06-05|Intersil Corporation|Edge termination for silicon power devices|
    GB9917099D0|1999-07-22|1999-09-22|Koninkl Philips Electronics Nv|Cellular trench-gate field-effect transistors|
    GB9922764D0|1999-09-28|1999-11-24|Koninkl Philips Electronics Nv|Manufacture of trench-gate semiconductor devices|
    GB0002235D0|2000-02-02|2000-03-22|Koninkl Philips Electronics Nv|Trenched schottky rectifiers|
    GB0003184D0|2000-02-12|2000-04-05|Koninkl Philips Electronics Nv|A semiconductor device and a method of fabricating material for a semiconductor device|
    US6376315B1|2000-03-31|2002-04-23|General Semiconductor, Inc.|Method of forming a trench DMOS having reduced threshold voltage|
    US6472678B1|2000-06-16|2002-10-29|General Semiconductor, Inc.|Trench MOSFET with double-diffused body profile|
    JP3899231B2|2000-12-18|2007-03-28|株式会社豊田中央研究所|半導体装置|
    JP4357753B2|2001-01-26|2009-11-04|株式会社東芝|高耐圧半導体装置|
    US7652326B2|2003-05-20|2010-01-26|Fairchild Semiconductor Corporation|Power semiconductor devices and methods of manufacture|
    KR100485297B1|2001-02-21|2005-04-27|미쓰비시덴키 가부시키가이샤|반도체 장치 및 그 제조 방법|
    JP4839519B2|2001-03-15|2011-12-21|富士電機株式会社|半導体装置|
    KR100535062B1|2001-06-04|2005-12-07|마츠시타 덴끼 산교 가부시키가이샤|고내압 반도체장치|
    US6683363B2|2001-07-03|2004-01-27|Fairchild Semiconductor Corporation|Trench structure for semiconductor devices|
    GB0122120D0|2001-09-13|2001-10-31|Koninkl Philips Electronics Nv|Edge termination in MOS transistors|
    US7078296B2|2002-01-16|2006-07-18|Fairchild Semiconductor Corporation|Self-aligned trench MOSFETs and methods for making the same|
    US6777747B2|2002-01-18|2004-08-17|Fairchild Semiconductor Corporation|Thick buffer region design to improve IGBT self-clamped inductive switching energy density and device manufacturability|
    JP3908572B2|2002-03-18|2007-04-25|株式会社東芝|半導体素子|
    TWI248136B|2002-03-19|2006-01-21|Infineon Technologies Ag|Method for fabricating a transistor arrangement having trench transistor cells having a field electrode|
    US7091573B2|2002-03-19|2006-08-15|Infineon Technologies Ag|Power transistor|
    US6838722B2|2002-03-22|2005-01-04|Siliconix Incorporated|Structures of and methods of fabricating trench-gated MIS devices|
    US6784505B2|2002-05-03|2004-08-31|Fairchild Semiconductor Corporation|Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique|
    US6870220B2|2002-08-23|2005-03-22|Fairchild Semiconductor Corporation|Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses|
    JP4264285B2|2002-09-09|2009-05-13|株式会社豊田中央研究所|半導体装置とその製造方法|
    US6825510B2|2002-09-19|2004-11-30|Fairchild Semiconductor Corporation|Termination structure incorporating insulator in a trench|
    US6818947B2|2002-09-19|2004-11-16|Fairchild Semiconductor Corporation|Buried gate-field termination structure|
    US6861701B2|2003-03-05|2005-03-01|Advanced Analogic Technologies, Inc.|Trench power MOSFET with planarized gate bus|
    US6919598B2|2003-03-10|2005-07-19|Zia Hossain|LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance|
    TW583748B|2003-03-28|2004-04-11|Mosel Vitelic Inc|The termination structure of DMOS device|
    US7098520B2|2003-06-24|2006-08-29|Hynix Semiconductor, Inc.|Semiconductor memory device having pick-up structure|
    DE10345347A1|2003-09-19|2005-04-14|Atmel Germany Gmbh|Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil|
    US6890804B1|2003-11-21|2005-05-10|Agere Systems, Inc.|Metal-oxide-semiconductor device formed in silicon-on-insulator|
    EP1706900A4|2003-12-19|2009-07-22|Third Dimension 3D Sc Inc|PROCESS FOR MANUFACTURING SUPER-JUNCTION OF LARGE TABLES|
    US6995428B2|2004-02-24|2006-02-07|System General Corp.|High voltage LDMOS transistor having an isolated structure|
    US7466005B2|2004-03-11|2008-12-16|International Rectifier Corporation|Recessed termination for trench schottky device without junction curvature|
    US20050242411A1|2004-04-29|2005-11-03|Hsuan Tso|[superjunction schottky device and fabrication thereof]|
    US7183610B2|2004-04-30|2007-02-27|Siliconix Incorporated|Super trench MOSFET including buried source electrode and method of fabricating the same|
    US7355207B2|2004-05-24|2008-04-08|Denso Corporation|Silicon carbide semiconductor device and method for manufacturing the same|
    US7180152B2|2004-07-08|2007-02-20|International Rectifier Corporation|Process for resurf diffusion for high voltage MOSFET|
    JP4943639B2|2004-08-31|2012-05-30|株式会社豊田中央研究所|半導体装置|
    CN101180739B|2005-05-24|2010-11-17|Nxp股份有限公司|具有边缘末端的半导体器件|
    KR20070015309A|2005-07-30|2007-02-02|페어차일드코리아반도체 주식회사|고전압 반도체소자|
    US7385248B2|2005-08-09|2008-06-10|Fairchild Semiconductor Corporation|Shielded gate field effect transistor with improved inter-poly dielectric|
    JP2007173418A|2005-12-20|2007-07-05|Toshiba Corp|半導体装置|
    US7560787B2|2005-12-22|2009-07-14|Fairchild Semiconductor Corporation|Trench field plate termination for power devices|
    US7449354B2|2006-01-05|2008-11-11|Fairchild Semiconductor Corporation|Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch|
    JP5122762B2|2006-03-07|2013-01-16|株式会社東芝|電力用半導体素子、その製造方法及びその駆動方法|
    US7595542B2|2006-03-13|2009-09-29|Fairchild Semiconductor Corporation|Periphery design for charge balance power devices|
    JP5052025B2|2006-03-29|2012-10-17|株式会社東芝|電力用半導体素子|
    US7521773B2|2006-03-31|2009-04-21|Fairchild Semiconductor Corporation|Power device with improved edge termination|
    US7319256B1|2006-06-19|2008-01-15|Fairchild Semiconductor Corporation|Shielded gate trench FET with the shield and gate electrodes being connected together|
    US7816729B2|2006-08-08|2010-10-19|Fwu-Iuan Hshieh|Trenched MOSFET device with trenched contacts|
    US7812409B2|2006-12-04|2010-10-12|Force-Mos Technology Corp.|Trench MOSFET with cell layout, ruggedness, truncated corners|
    US7800185B2|2007-01-28|2010-09-21|Force-Mos Technology Corp.|Closed trench MOSFET with floating trench rings as termination|
    WO2009039441A1|2007-09-21|2009-03-26|Fairchild Semiconductor Corporation|Superjunction structures for power devices and methods of manufacture|
    US7960787B2|2008-11-07|2011-06-14|Force-Mos Technology Corporation|Configuration of trenched semiconductor power device to reduce masked process|
    US8304829B2|2008-12-08|2012-11-06|Fairchild Semiconductor Corporation|Trench-based power semiconductor devices with increased breakdown voltage characteristics|
    US8174067B2|2008-12-08|2012-05-08|Fairchild Semiconductor Corporation|Trench-based power semiconductor devices with increased breakdown voltage characteristics|
    US8148749B2|2009-02-19|2012-04-03|Fairchild Semiconductor Corporation|Trench-shielded semiconductor device|
    US20120091516A1|2010-04-15|2012-04-19|Robert Kuo-Chang Yang|Lateral Floating Coupled Capacitor Device Termination Structures|
    US8673700B2|2011-04-27|2014-03-18|Fairchild Semiconductor Corporation|Superjunction structures for power devices and methods of manufacture|US8174067B2|2008-12-08|2012-05-08|Fairchild Semiconductor Corporation|Trench-based power semiconductor devices with increased breakdown voltage characteristics|
    JP6160477B2|2013-12-25|2017-07-12|トヨタ自動車株式会社|半導体装置|
    US9379196B2|2014-02-06|2016-06-28|Infineon Technologies Austria Ag|Method of forming a trench using epitaxial lateral overgrowth and deep vertical trench structure|
    US20160247879A1|2015-02-23|2016-08-25|Polar Semiconductor, Llc|Trench semiconductor device layout configurations|
    CN105226090B|2015-11-10|2018-07-13|株洲中车时代电气股份有限公司|一种绝缘栅双极晶体管及其制作方法|
    JP6347308B2|2016-02-26|2018-06-27|富士電機株式会社|半導体装置および半導体装置の製造方法|
    US11127822B2|2016-02-26|2021-09-21|Fuji Electric Co., Ltd.|Semiconductor device and method of manufacturing semiconductor device|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/280,452|US8872278B2|2011-10-25|2011-10-25|Integrated gate runner and field implant termination for trench devices|
    [返回顶部]